第6章 MOSFET

能動動作をする半導体デバイスとして、東の横綱をバイポーラトランジスタとするなら、 MOSFET はさながら西の横綱といったところである。MOSFET は理解する過程でキャリ アの拡散の概念を要せず、オームの法則と電磁気学の基礎があれば理解できる。前章を読み 進めた読者にとっては大変簡単に思われるかもしれない。この章でほぼ集積回路に登場す るすべてのデバイスを理解することになるため、一気に読んで自分のものにしていただき たい。これを理解すれば、半導体デバイスのほとんどをカバーできることであろう。

1. MOSFET の概略

MOSFETはMetal-oxide-semiconductor Field Effect Transistor、金属・酸化物-半導 体接合電界効果トランジスタの略称である。 図1に示すように、p型のSi基板にn型の 領域を2か所作り、その2か所を橋渡しす るように MOS キャパシタを作りつけたも のである。それぞれの領域に金属電極を形 成して、ソース、ドレイン、そしてゲートと する。図1の例はnチャネル型 MOSFET の例であるが、nとpを入れ替えるとpチ ャネル型となる。



図1 n チャネル型 MOSFET の模式図

図2に MOSFET の回路記号を示す。N チャネル MOS では矢印がゲートに向かう 形で記されるが、バイポーラトランジスタ の npn 型トランジスタとは逆になるので初 学者は気をつけてほしい。





図2 MOSFET の回路記号

MOSFET の電流の流れを理解するため に、図3の回路図を見てほしい。ここで示さ れる例は n チャネル型の例である。ソース (S) に対してドレイン (D) の電位を高く して、ソースゲート間に電圧(Vgs)を加え ると、ドレインに電流が流れる。つまりゲー トに電位をかけることで、ドレイン電流を 自由に変化させることができる。このとき、 ゲートへの電流の流れこみは極めて微小で あり、ソースゲート間の内部インピーダン スは無限大としてよい。実際には MOSFET の規模(最大ドレイン電流)にもよるが1 MΩ以上と考えてよい。つまり MOSFET は 極めて高い出力インピーダンスをもつ回路 からの直接駆動が容易である。したがって、 ゲート駆動にバッファーアンプが不要であ り、回路が簡素化できるというバイポーラ にはない好ましい特徴がある。(ただし、パ ワー用 MOSFET では例外である。入力の 容量が大きく、電流出力の出せるバッファ ーアンプよる駆動は必要になる。)

この電圧電流増幅動作において、小信号 時を仮定したときに、Vgs とドレイン電流 Id の関係を比例すると近似でき、比例係数 gmが相互コンダクタンスと呼ばれる。

$I_d = g_m V_{gs}$ (1)

この数値はバイポーラトランジスタでは電 流増幅率βに相当するもので、MOSFETを 用いた電圧増幅回路を設計する上で大変重 要な特性値となる。

図3に MOSFET の小信号時に等価回路 を示す。ゲートソース間は無限大のインピ ーダンスであるため、回路上のソースとド レイン間は接続されていない。ドレインソ ース間にはgmVgsで表される定電流素子と 内部抵抗 raの並列で記述される。交流特性 の計算のために、G-S 間、G-D 間の付帯容 量を入れてあるが、低周波数でこの容量の 存在が無視できるときは、はずして計算を してもさしつかえない。この等価回路は略 式のものであるが、回路の利得特性、周波数 特性計算には十分に耐えるものである。

FETを用いた電子回路の計算方法は他書 にゆずりたいが、図4に示されるソース接 地型の電圧増幅器の利得は

 $Av = V_{out}/V_{in} = -g_m R_D$ (1)

で表されることを覚えておきたい。



図3 MOSFET の略式等価回路



図4 ソース接地型増幅回路の例

図4に MOSFET の代表的な Id-VDS 特性 を示す。バイポーラとほぼ同様の飽和特性 が見られるが、ドレイン電流は Vgs に依存 して増加していくのが特徴である。ソース ドレイン間の電圧がゲート電圧より大きく なると、より正確には Vgs-VT(閾値電 圧)より大きいところでは、ドレイン電流 が飽和し、飽和領域と呼ばれる。この領域 では MOSFET の D-S 間はあたかも定電流 素子として動作する。また飽和領域では、 ドレイン電流はゲート電圧の2乗に比例す ると考えてよい。ソースドレイン間の電圧 が Vgs-VTより低いところでは線形領域と 呼ばれる。閾値電圧については、後節の MOS キャパシタのところで詳しく説明す る。



2. これで一発理解 MOSFET

MOSFET のゲート金属の直下は絶縁膜、 そして半導体の三層構造となっている。こ の部分は MOS キャパシタと呼ばれ、絶縁膜 が誘電体層として働く平行平板コンデンサ をみなせる。図 6 に示される MOS キャパ シタの金属膜に正バイアスを加えると、金 属膜側が正に帯電し、半導体の絶縁膜側が 負に帯電する。コンデンサとみなせば、シン プルに理解できる。



図6 n チャネル MOS とコンデンサ

負に帯電するということは p 型半導体で 電子が集まるということである。実際には、 電子がソースから流入し電子が集まる。電 子が集まった所は、電子の密度がホールよ り多くなり n 型化する。 p 型半導体でも MOS 界面はn型化すると考える。界面の n 型化した部分は電流の通り道となり、 n型 チャネルという。"channel"は小道の意味で ある。



ここまで説明したら MOSFET の通電の 仕組みの理解は容易であろう。MOSFET の ソースとドレイン間に電池を接続し、ゲー トに無バイアスとしたら、ソースドレイン 間は n-p-n 構造であり、2個のダイオード が方向違いに接続されているとみなせ、ソ ースとドレイン間は絶縁状態となる。した がって、ドレイン電流は流れない。





図8 ゲート無バイアス時の MOSFET

しかし、これにゲートとソース間に電池 を追加してみよう (図 8)。このとき p 型の 半導体基板の底はソースに接続をしたとす る。すると、<u>絶縁膜下に n 型チャネルがで</u> き、ソースとドレイン間は n-n-n で結ばれ、 <u>電流が流れる。</u>このとき、ドレイン電流はゲ ートソース間のチャネル抵抗で電流が決ま る。ゲートにかかる正バイアスが大きくな れば、それに応じて、コンデンサの Q=CV の式からもわかるように、チャネルの中の 電荷が増えて、チャネル抵抗が下がり、ドレ イン電流が増加する。ここで断わっておく が、チャネル間は完全に抵抗と等価ではな い。MOSFET のソースドレイン間の電圧電 流特性からわかるように、飽和領域と線形 領域があり、飽和領域ではチャネルは定電 流素子として機能する。このメカニズムの 理解には後節で説明するピンチオフの説明 が必要である。 移動度、Coxは MOS キャパシタの単位面積 当たりの容量である。Vrとは閾値電圧とよ ばれ、チャネルに電子が現れるのに必要な ゲート電圧であるが、詳しくは後節の MOS キャパシタで説明する。線形領域の例を取 って説明すると、図 9 に示される、直方体 のチャネルに MOS キャパシタ—の半導体 側の電荷が詰められていると考えることが できる。



図9 ゲートバイアス時の MOSFET

線形領域と飽和領域のドレイン電流の式 を説明する。これも詳細な説明は後節で行 うが、非常に単純な理解を試みる。

線形領域

$$I_{d} = \frac{W}{L} \mu C_{ox} \left[(V_{G} - V_{T}) V_{D} - \frac{1}{2} V_{D}^{2} \right]$$
(3)

飽和領域

$$I_{d} = \frac{W}{2L} \mu C_{ox} (V_{G} - V_{T})^{2}$$
(4)

この式において、W はチャネルの幅、L はチャネルの長さ、µ は半導体中の電子の



図10 線形領域のチャネルの模式図

チャネル内の電荷の総量は Q=CV の式より、 Cox と VG の積になるような気もするが、ゲート電圧に対して、閾値電圧 VT 分だけ目減 りするのと、ドレイン付近では VD の電位が かかってその分も目減りする。VD の目減り 分はチャネル内でもソースに近くなるほど 影響はなくなるので、平均として 1/2VD だ け目減りすると考える。つまり、チャネル内 には Cox(VG-VT-1/2VD)分の面密度だけ 電子がいると考える。チャネル電流を出す には、電荷の面密度×電界×チャネル幅× 移動度であるので、(3)式が導出される。

このように、ドレイン電流は電荷密度、移動 度、電界強度の積で表される、つまりオーム の法則である。

飽和領域の式については、チャネルのド レイン付近にピンチオフの部分ができ、チ ャネルのドレイン端はゲート電圧と同じに なっていると考え、線形領域の式の VD を VG-VTで置き換えると、飽和領域の式が導 かれる。

3. MOSFET

MOSFET の動作機構を理解するために は一歩戻って、ゲートの部分の MOS キャパ シタの理解が必要である。

MOS キャパシタは図6に示されるよう な金属と酸化膜(絶縁膜)と半導体の3層 構造からなるコンデンサーである。図11 のように p 型の半導体で作られた場合、n チャネル型 MOS とも呼ばれる。



図 11 n チャネル型 MOS

以降、金属に正バイアスがかけられた場 合、負バイアスがかけられた場合でキャリ アがどのように蓄積されるかについて説明 する。

(1) 正バイアス V_M>0の場合

この場合、金属側に正電位がかかり、 金属が正に帯電する。そこから半導体にむ けて電気力線が発せられ、p型半導体の絶 縁膜との界面付近のホールが遠ざけられ、 その部分に負の固定電荷が現れ、空乏層と なる。また VM がある程度大きくなるとp 型半導体の表面付近に電子が誘起される。 このとき、電子が現れた部分を**反転層**と呼 ぶ。

以上説明した動作をバンド図で説明す る。図 12 に反転層が形成されているとき の MOS キャパシターのバンド図を示す。



図 12 空乏層が形成されている MOS キャパシタ のバンド図

金属層に正電位が加わると、半導体側の界 面部分が空乏化しバンドの曲りが生じる。 空乏層幅を x_p とすると、バンドが曲がって 生じる空乏層電位 ϕ_s は次の式であらわさ れる。この式は、 $\nabla^2 V = -\frac{\rho}{\epsilon}$ のポアソン式か ら導かれる。

$$\phi_{\rm S} = \iint_0^{x_{\rm p}} \frac{{\rm qN}_{\rm a}}{\varepsilon_{\rm S}\varepsilon_0} {\rm d}x^2 = \frac{{\rm qN}_{\rm a}}{2\varepsilon_{\rm S}\varepsilon_0} x_{\rm p}^2 \qquad (5)$$

正バイアスが大きくなり、真性時のフェ ルミレベルを Ei とすると Ei-Ef< Øsに なると、表面でのフェルミレベルがバンド 中央より上に位置することになる。このと き表面はn型となり、電子が蓄積され反転 層が形成される。



図 13 反転層の形成されている MOS キャパシ タのバンド図

蓄積層が形成される条件は、経験上、

 $2(\mathbf{E}_{i} - \mathbf{E}_{f}) = \phi s \qquad (6)$

であることが知られている。半導体層のフ エルミレベルとフェルミ中央との差(E_i-E_i)は、p型半導体であれば、ドーピング 濃度をN_aとして、ドーピング十分に活性化 されているとされたときに、

$$E_{i} - E_{f} = \frac{k_{B}T}{q} \log\left(\frac{N_{a}}{N_{i}}\right)$$
(7)

で表され、n型半導体であれば

$$E_{f} - E_{i} = \frac{k_{B}T}{q} \log\left(\frac{N_{D}}{N_{i}}\right)$$
 (8)

であらわされる。これらの式は、第2章で 説明されるボルツマン関数から容易に求め られる。

このように反転層が形成されると、バンドの曲がりが生じているところの空乏層の幅は金属膜にかけられた電位に依らずほぼ一定になる。蓄積層形成時の空乏層の幅 xinvは、(5)と(6)式から導出することができる。

$$x_{\rm inv} = \sqrt{\frac{4\varepsilon_{\rm S}\varepsilon_0}{qN_a}} (E_{\rm i} - E_{\rm f})$$
(9)

ここで、反転層ができたときの、半導体 表面に誘起される電荷の総量 Qs を求め る。Qsは、MOSFET のドレイン電流を計 算するために重要な数値である。ここで覚 えておきたいこととして、表面電荷 Qs は 空乏層内の固定電荷量 Qd と蓄積層の電子 の電荷量 Qinv の和になる。

$$Q_s = Q_d + Q_{inv} \tag{10}$$

空乏層の固定電荷量 Qd は

$$Q_{d} = qN_{a}x_{inv}$$
$$= \sqrt{4\epsilon_{s}\epsilon_{0}qN_{a}(E_{i} - E_{f})} \qquad (11)$$

となる。

Q_{inv}は、外部印加電圧で決まる。つまり **MOS** キャパシタの容量 C は、絶縁膜の容 量 Cox と空乏層容量 C_{inv}の直列接続にし た合成容量となるが、コンデンサの蓄積電 荷の計算式から

$$Q_{s} = CV_{M} = \left(\frac{C_{ox}C_{inv}}{C_{ox}+C_{inv}}\right)V_{M} \qquad (12)$$

となる。絶縁膜の容量 Cox と空乏層容量Cinv はそれぞれ、次の式で表される。

$$C_{\rm inv} = \varepsilon_{\rm S} \varepsilon_0 / x_{\rm inv}$$
$$= \sqrt{\frac{\varepsilon_{\rm S} \varepsilon_0 q N_a}{4(E_{\rm i} - E_{\rm f})}} \qquad (13)$$

$$C_{\rm ox} = \varepsilon_{\rm ox} \varepsilon_0 / x_{\rm ox} \tag{14}$$

この式において、 ϵ_{ox} 、 x_{ox} はそれぞれ絶縁 膜の比誘電率、膜厚である。

(2) 負バイアス V_M<0の場合
 この場合は、p型半導体のホールが絶縁
 膜側に引き寄せられ、多数キャリアが蓄積
 されるために、蓄積領域と呼ばれる。この
 ときの表面に誘起される電荷総量 Qs は

 $Q_s = C_{ox}V_M$ (15) で表される。

4. MOS キャパシタの C-V 特性

MOSFET の試作評価において、ゲート 金属と半導体間の電圧-容量特性(C-V 特 性)を取得することが一般的になされる。 この特性を取得することで、閾値電圧、界 面電荷密度、相互コンダクタンスの見積も りが可能になる。ここでは、MOS キャパ シタの C-V 特性について解説する。

図 14 に典型的なn チャネル MOS の C-V 特性を示す。金属の電圧が負である場合 は蓄積領域となり、MOS キャパシタは絶縁 膜の容量 Cox と等しくなる。一方、正バイ アスの領域になると、半導体層に空乏層が 形成され、容量は低下する。実際の容量測定 では、DC バイアスを重ねた高周波電圧を MOS にかけて、高周波電流を測定し、容量 を計算するが、高周波数を使うか低周波数 を使うかで、正バイアスの容量特性は変わ ってくる。例えば典型的な SiMOS キャパ シタでは、1kHz以上の高周波では蓄積領域 での電子の生成消滅が高周波信号に応答で きず、この場合蓄積電荷は測定上みえてこ なくなる。この場合、MOS キャパシタの全 体容量は Cox と Cinv の直列成分となる。 10Hz 以下の低周波で測定する場合は蓄積 電荷の生成消滅が十分応答できるようにな り、MOS キャパシタの全体容量は Cox とな る。低周波数測定では、正バイアス領域で容 量が増加し始めるバイアス点は、反転領域 ができはじめの**閾値電圧 V**Tとなる。 閾値電 圧は MOSFET におけるドレイン電流が流 れだすゲートバイアス点を表し、MOSFET のデバイスとの性能を評価する上で大変重 要な数値である。

C-V 特性を周波数を変えながら測定する と、ある程度の高周波になると反転領域の 容量が減少してくる。この境目の周波数は 半導体層のキャリアの生成、消滅の速度に 関係しており、境目の周波数からキャリア の生成、消滅のライフタイムを見積もるこ とが可能である。



図 14 n チャネル MOS の C-V 特性例

C-V 特性の理論式は次のようにあらわ される。この式は負バイアスから閾値電圧 までの範囲で有効である。

$$\frac{1}{C} = \frac{1}{C_{OX}} \sqrt{\frac{2\varepsilon_{OX}^2 \varepsilon_0}{q N_A \varepsilon_{Si} x_{ox}^2}} V_M + 1 \qquad (16)$$

5. 閾値電圧(しきいちでんあつ)

闌値電圧は MOSFET としてドレイン電 流を流すために必要なゲート電圧を意味 し、これを計算することはデバイス設計に おいて重要である。閾値電圧は MOS キャ パシタにおいては、金属膜に電位をかけ て、半導体層に反転層ができるときの金属 膜の電位のことである。このときに、半導 体でのバンドの曲がりである空乏層電位 ϕ sが、2($E_i - E_f$) に等しくなる。このとき の空乏層内の固定電荷量 Qd が、

$$Q_d = qN_a x_{inv}$$

$$= \sqrt{4\varepsilon_{\rm S}\varepsilon_0 q N_{\rm a}(E_{\rm i} - E_{\rm f})} \qquad (17)$$

で表され、この Qd が MOS キャパシタの 両端に誘起される。閾値電圧で正バイアス をかけたとの MOS キャパシタは絶縁膜の 容量 Cox と空乏層容量の Cinv の直列で表 される。



その両端の電圧は

$$V_{\rm T} = \sqrt{4\epsilon_{\rm S}\epsilon_0 q N_{\rm a}(E_{\rm i} - E_{\rm f})} \left[\frac{C_{\rm ox} + C_{\rm inv}}{C_{\rm ox}C_{\rm inv}} \right]$$
(18)

空乏層内の固定電荷を Cox と Cinv の直列 容量で割り算した値になる。

以上求めた閾値電圧は実際の金属の仕事 関数 φ M と半導体の仕事関数 φ Si が等しい とした式である。異なる場合は、

 $\phi_{MS} = \phi_M - \phi_{Si}$ (19) としたときに、この分を V_Tに加える必要 がある。この時の閾値電圧は、

$$V_{\rm T} = \phi_{\rm MS} + \sqrt{4\epsilon_{\rm S}\epsilon_{\rm 0}qN_{\rm a}(E_{\rm i} - E_{\rm f})} \left[\frac{C_{\rm ox} + C_{\rm inv}}{C_{\rm ox}C_{\rm inv}}\right]$$
$$= \phi_{\rm MS} + 2(E_{\rm i} - E_{\rm f}) + \frac{\sqrt{4\epsilon_{\rm S}\epsilon_{\rm 0}qN_{\rm a}(E_{\rm i} - E_{\rm f})}}{C_{\rm ox}} (20)$$

となる。参考までに、 p 型 Si の仕事関数 は

$$\phi_{\rm Si} = 4.6 + \frac{k_{\rm B}T}{q} \log \frac{N_{\rm a}}{n_{\rm i}} \qquad (21)$$

で表される。また金属の仕事関数である が、代表的な金属の仕事関数を記載してお く。

表2おもな金属材料と仕事関数

材料	仕事関数(eV)
Al	3.2
Au	4.0
Ti	4.1
W	4.5

閾値電圧はこのほか、絶縁膜中に含まれ る電荷や、界面でのトラップ準位に固定さ れた電荷の影響を受ける。酸化膜中の電荷 は正の固定電荷であり、半導体界面に負の 電荷を誘起する。また、界面の電荷は電子 が捕獲された場合、負の固定となる。この 場合、界面電荷をQsとすると、閾値電圧 はQs/Cox分だけ減じられることになる。 界面電荷影響を含めた閾値電圧の式は次の ようになる。

$$V_{\rm T} = \phi_{\rm MS} - \frac{Q_{\rm S}}{C_{\rm ox}} + 2(E_{\rm i} - E_{\rm f}) + \frac{\sqrt{4\epsilon_{\rm S}\epsilon_0 q N_{\rm a}(E_{\rm i} - E_{\rm f})}}{C_{\rm ox}}$$
(23)

6. フラットバンド電圧

前節から述べてきたように実際の MOS キャパシタは金属と半導体の仕事関数差や 界面電荷の影響で、バイアスをかけていな くてもバンドに曲がりが生じている。図 15 に p 型半導体の仕事関数より小さい仕事関 数を持った金属膜をもった n チャネル MOS キャパシタのバンド図を示す。半導体 のフェルミレベルと金属の仕事関数が一致 するように、整合する。





図 16 金属膜に負バイアスをかけてフラットバン ド状態になった時のバンド図

このキャパシタにおいて、金属膜に負バイ アスをかけると内蔵電界を打ち消して、半 導体層のバンドがフラットになる。このと きの金属膜に印加している電圧がフラット バンド電圧 VFB という。フラットバンド電 圧は先の(23)式の前2項までの部分であ る。

$$V_{FB} = \phi_{MS} - \frac{Q_S}{C_{ox}}$$
(24)

フラットバンド電圧は C-V 特性におい ては、Cox と同じ容量になるバイアス点で ある。図 17 に示されるように、C-V 特性 から簡単によみとることができる。 φ MS は 簡単に計算で出せることから、フラットバ ンド電圧を実測できれば、界面電荷密度を 推定することができる。すなわち、MOS キャパシタの性能評価にフラットバンド電 圧の評価がしばしば行われている。界面準 位密度 1cm²当たり 10¹²/cm²が高品質にで きているかどうかの目安となる。



図17 C-V特性からのフラットバンド電圧の読 み取り例

7. MOSFET のドレイン電流の導出

MOSFETの断面図が図 18に描かれてい る。まずは簡単のために Vg>Vd の場合に ついて考えよう。ゲートの下にはn型チャ ネルが形成されているが、ソースに近い方 ではチャネルが太く、ドレインに近い方で は電位が高いため、細くなっている。ゲート 直下の電荷面密度はドレインに近づくに従 って小さくなる傾向にある。ゲート直下の 電位はソース近傍では 0V、ドレイン近傍で は Vd になっているので、ゲート全体とし てみれば 1/2Vd とみなせる。すなわち、絶 縁膜かかる平均電圧は Vg-1/2Vd となる。 ゲート直下の平均面電荷密度 Qch は

$$Q_{ch} = C_{ox}(V_G - V_T - 1/2Vd)$$
 (24)

となる。ここで閾値電圧 Vr 分だけゲート 電圧から引かれているのは、実質電気伝導 に寄与するのは反転層にたまる自由電子の みであるため、閾値電圧以上の分が反転層 の自由電子の寄与となる。



図 18 ドレイン電流計算のためのnチャネル
 MOSの模式図 ―線形領域―

ソースドレイン間の電界はチャネル長 L とすれば V_d/L である。電流密度は電荷密 度、電界、移動度の積で表されることか ら、チャネル内の電子の移動度を μ 、チャ ネル幅 W とすれば、ドレイン電流は次式 で表される。

線形領域のドレイン電流の式
$$I_{d} = \frac{W}{L} \mu C_{ox} \left[(V_{G} - V_{T}) V_{D} - \frac{1}{2} V_{D}^{2} \right] (25)$$

Vg<Vdの領域になると、ドレイン付近 に空乏層が発生し、チャネルのドレイン端 のところに空乏層ができる。<u>この空乏層は</u> ドレイン電圧が大きくなると広がり、ドレ イン電流を抑える働きがあり、ドレイン電 圧が下がると狭くなり、ドレイン電流が大 きくなる。つまりこの領域ではドレイン電 流は定電流となり、その値は $V_D = V_G - V_T$ のときの電流値となる。



図 19 ドレイン電流計算のためのnチャネル
 MOSの模式図 一飽和領域—

飽和領域のドレイン電流の式は、(25)式 を $V_D = V_G - V_T$ で置換した形になる。

飽和領域のドレイン電流の式
$$I_d = \frac{W}{2L} \mu C_{ox} (V_G - V_T)^2$$
 (26)

なお、MOSFET の ON 抵抗は線形領域 の式の電圧微分から求められる。ON 抵抗 は図 20 に示されるように線形領域の慨そ うから求められる。

MOSFET の ON 抵抗の式

$$R_{ON} = \frac{1}{\frac{dId}{dV}} = \frac{1}{\frac{W}{L} \mu C_{ox} (V_G - V_T)}$$
 (27)



8. MOSFET の特性抽出法

MOSFET の評価として、移動度(電界効 果移動度)と閾値電圧が評価されている。ド レイン電流とドレイン電圧の関係を得たら、 飽和領域において、ドレイン電圧を固定し て $\sqrt{I_d}$ —VGの関係をプロットすると直線関 係になる。これは(26)式から

$$\sqrt{I_{d}} = \sqrt{\frac{W}{2L} \mu C_{ox}} (V_{G} - V_{T})^{\Box}$$
(27)

が得られる。直線関係の傾きから移動度が 求められ、X 軸の切片が閾値電圧 V_Tとな る。



図 21 MOSFET $O\sqrt{I_d}$ —V_G特性の例

9. 電界効果移動度

MOSFET のドレイン電流を支配する要 因にソースとドレイン間のキャリア移動度 がある。とくに、飽和領域におけるチャネル 移動度を電界効果移動度µeff と呼び、次の 式で表される。

$$\mu_{eff} = \frac{\partial Id}{\partial Vg} \cdot \frac{L}{WC_{ox}} \cdot \frac{1}{(V_g - V_T)}$$
$$= g_m \cdot \frac{L}{WC_{ox}} \cdot \frac{1}{(V_g - V_T)}$$
$$= \left(\frac{d\sqrt{I_d}}{dV_G}\right)^2 \cdot \frac{2L}{WC_{ox}}$$
(28)

これに対して、線形領域でのソースドレイ ン間のキャリア移動度を**実効移動度** µ e と 呼ぶ。

$$\mu_{e} = \frac{\partial Id}{\partial v_{g}} \cdot \frac{L}{WC_{ox}} \cdot \frac{1}{v_{d}} = g_{m} \cdot \frac{L}{WC_{ox}} \cdot \frac{1}{v_{d}} \quad (28)$$

ここで得られる電界効果移動度と実効移 動度を比べると実効移動度の方がわずかに 大きい。また、<u>これら両移動度は、結晶内部</u> を走行するときの移動度(バルク移動度)に 対して、1/3から1/4になると理解して おこう。通常nチャネルのSiMOS であれ ば、電界効果移動度は100~200cm²/Vs 程度 である。ちなみにバルク移動度はドーピン グ濃度にもよるが500~1000cm²/Vsの範囲 である。FETのチャネルでの移動度がバル ク移動度に比べて低いのは、MOS 界面の凹 凸による散乱や、トラップ準位、固定電荷で のクーロン散乱の影響を受けるためである。

10. MOSFET の高速動作限界と付帯 容量

MOSFET の高速動作限界を考える上で は考慮すべきことは、チャネルを走行する キャリアの走行時間である。これが MOSFET の高速動作における時定数とな る。MOSFET が線形領域にあるときは、チ ャネル走行時間 τ_e は、

$$\tau_{\rm e} = \frac{L^2}{\mu_{\rm e} V_{\rm d}} \qquad (29)$$

で与えられ、カットオフ周波数 fc は

$$f_c = \frac{1}{2\pi\tau_e} \quad (30)$$

で与えられる。

飽和領域の場合のチャネル走行時間 τ_{eff} は、

$$\tau_{\rm eff} = \frac{L^2}{q\mu_{\rm e} \left(V_{\rm g} - V_{\rm t} \right)_{\rm m}}$$
(31)

で与えられ、カットオフ周波数は式(30)で 計算される。チャネル走行時間は、チャネル 距離Lをできるだけ短くすること、かつド レインソース間電圧を高くすることで縮小 できる。MOSFET 回路の動作周波数の高速 化限界は回路の電源電圧に依存するといわ れるが、これは MOSFET のドレインにで きるだけ高い電圧をかけた回路とすること で、チャネル走行時間を抑制することがで きるからである。

以上計算したのは理論的な高速化限界で あるが、実際でのリミットは、MOSFETの 付帯容量からくる。図3の等価回路に示さ れるように、MOSFET にはゲート絶縁膜が あり、これがゲートソース間、ゲートドレイ ン間に寄生容量となり、周辺の抵抗成分と あわせて、時定数となる。とくにゲートドレ イン間の寄生容量はミラー効果により、実 際の寄生容量が電圧増幅率倍となって回路 の時定数となって作用するので注意が必要 である。MOSFET は、集積回路をつくる上 でバイポーラに比べて簡素なプロセスで形 成されるため、製造コストや集積度の観点 から広く使われているが、上記要因からバ イポーラと比べて、高速動作の点では劣る。 コストか、スピードかでバイポーラと MOS が使い分けられているのが現状である。

11. 短チャンネル効果

前節でソースドレイン間のチャネル長を 小さくすることで、チャネル走行時間を抑 制し、高速化が可能であることを述べた。し かし、チャネル長がサブミクロン以下にな ってくると、①チャネル中のドリフト速度 が飽和するため、ドレイン電圧を上げても、 走行時間が改善されなくなる、②ソースお よびドレイン近傍に形成される空乏層の影 響で、閾値電圧が変動してしまう、③ホット エレクトロンと呼ばれるチャネル間で加速 された高速電子がドレイン近傍で欠陥を誘 起し、特性が劣化してしまう、などの問題が あげられる。

特に、②の空乏層の影響であるが、ドレイ ンおよびソース付近では pn 接合で空乏層 ができており、空乏層の厚みはバイアス状 態にもよるが、サブミクロンに達する(図 22)。チャネルがすっぽりと空乏層に飲み込 まれると、空乏層内の固定電荷により、閾値 電圧 Vt が低くなる方向にシフトする。つま り低いゲート電圧でもオンしやすくなる。 この問題は大変深刻で、わずかなマスク合 わせのずれでも、閾値電圧 Vt がずれること になり、ソースドレイン間のオフ時の漏れ 電流や、CMOS の閾値電圧の変動につなが る。これを回避するには、ソースとドレイン のドーピング層の厚みを 10nm 程度に抑え ることが有効である。



図 22 短チャンネルでの空乏層の影響

12. 低 ON 抵抗化と DMOSFET

MOSFET は CMOS などの IC の能動素 子だけではなく、スイッチング用のパワー トランジスタとしても広く利用されている。 特にパワーMOS トランジスタにおいては、 バイポーラのような少数キャリアの蓄積が ないため、極めて高速なスイッチ特性を実 現できる。このようなパワーMOS とも呼ば れる大電力用 FET では 、ドレインを基板 の下面に形成し、縦方向に電流を流す方式 がとられる。このような縦型 MOS のアイ デアはいくつかあるが、2 重拡散 MOSFET(Double diffusion MOSFET. DMOSFET)が、製造工程が少なく、コスト を抑えられることから広く生産されている。 この構造は、ゲート酸化膜をマスクにして、 pとnの拡散条件を変えて、図23のような 2 重拡散構造を作り、表面にチャネルを形 成して、基板下面に電流を流す構造となっ ている。



ドレイン

図 23 DMOSFET の構造

縦型の電流経路を持つ MOSFET は、こ のほかトレンチ型やV 溝型などが考案され ているが、パワーMOS 業界はデバイスの先 進性よりコストが重視されるため、製造コ ストで有利な DMOSFET の主役は当面続 きそうである。

13. 薄膜トランジスタ(TFT)

ガラスなどのSi ウェハ以外の材料基板に

薄く半導体薄膜を積層し、その薄膜を加工 してできるトランジスタを、薄膜トランジ スタ(Thin Film Transistor, TFT)という。 薄膜トランジスタは、液晶ディスプレイの 主役となる技術であり、画素となる素子を 駆動するトランジスタとして利用される。 これは**アクティブマトリクスディスプレイ** (図 24) と呼ばれるもので、各画素素子に トランジスタを近接させることで、配線の 電流を抑制し、より高速な発色応答が可能 になる。近年、高精細ディスプレイなどのニ ーズが高まり、よりちらつきの少ない高品 質ディスプレイの技術開発が求められ、薄 膜トランジスタにおいてもより高い電流密 度、すなわちより高い電界効果移動度がも とめられるようになった。



図 24 アクティブマトリクスディスプレイの回路 構成



図 25 薄膜トランジスタの構造

薄膜トランジスタの構造を図 25 に示す。薄 膜トランジスタはもともと、スコットラン

ドの Spear、LeComber らによって、グロ ー放電によって形成さえた**アモルファスシ** リコン(aSi)がドーピングによって、導電型 を制御できることが報告され、それが端緒 となりアクティブマトリクスディスプレイ への応用がすすめられた。1980 年初頭に aSi を用いた液晶ディスプレイが開発され ている。しかし、aSi による薄膜トランジス タの電界効果移動度は 0.1cm²/Vs と極めて 低く、薄膜トランジスタのドレイン電流が 小さいことから、aSiの液晶ディスプレイの 画面応答は極めて遅くなる問題があった。 その遅さは液晶の味わいとして一部ユーザ ーには受け入れられていたものの、動きの 激しいビデオ再生のニーズから薄膜トラン ジスタの高電流密度化の研究がすすめられ た。その後、エキシマレーザーをアモルファ ス Si 膜に照射し、瞬時に膜を融解させ、再 結晶化させるレーザーアニールの技術が活 用され、ここから半導体のチャネル層では 多結晶 Si が主流となる。これにより、電界 効果移動度が 100cm²/Vs 近くまで向上し、 液晶ディスプレイの応答性が飛躍的に改善 された。また、近年では、多結晶薄膜トラン ジスタをつかって、CPUを製作して、アク ティブマトリクスディスプレイのインテリ ジェント化を試みる研究も進められている。

多結晶Siによる薄膜トランジスタにおい て内部に存在する粒界が電界効果移動度を 抑制する原因であり、粒界の影響を抑える ために、結晶粒の巨大化が試みられている。 そのため、エキシマレーザー光の走査速度 を調整した横方向結晶化や、金属誘起結晶 化技術などの開発がすすめられている。Si 系薄膜トランジスタにおいては当面、結晶 Si なみの電界効果移動度の実現が目標とさ れているが、粒界密度の低減と不活性化の 研究が開発課題である。

粒界のキャリア移動度へ及ぼす影響については、よくわかっていないが、粒界において、界面準位に電子が捕獲されることによって、ポテンシャル障壁 EBができ、バルク移動度 µ Bに対して、粒界での移動度 µ GBは次のアレニウスの式で表される単純なモデルをつかって、シミュレーション等で解析がされている。

$$\mu_{\rm GB} = \mu_{\rm b} \exp\left(-\frac{E_{\rm B}}{kT}\right) \qquad (32)$$



図 26 粒界のバンドモデル

薄膜トランジスタの発展は多結晶Siの開 発によるところが大きいが、近年では、ZnO などの酸化物半導体や有機半導体を利用し た**有機FET**の開発も進められている。



図 27 実験用有機トランジスタの構造

図 27 に研究開発用で広く試作されてい る有機 FET の構造を示す。ゲート電極と基 板をかねて高濃度の Si 基板に SiO₂ などの ゲート絶縁膜を堆積し、その上に 100nm 程 度の膜厚で有機半導体膜を形成する。代表 的な有機半導体として、ペンタセンやオリ ゴチオフェンなどの低分子材料は真空蒸着 で形成される。また P3HT などの有機ポリ マーではクロロベンゼンなどの有機溶剤に 溶いて、ディップ法やスピンコート法で膜 として形成する。SiFET と異なるのは、ソ ース、ドレインに異なる導電型でのドーピ ング領域を作らないことである。有機 FET では有機材料そのものが半絶縁性であり、 ゲートに電圧をかけて、有機材料にキャリ アが蓄積したときに、導電性を帯び、ドレイ ン電流が流れる。ドレイン、ソースの金属種 については、できる限り有機半導体のキャ リア準位に近い仕事関数を持つものが選定 される。p型の有機半導体ではAuが、n型 の半導体ではAlやCaFなどが用いられる。





図 28 著者研究室で試作した有機 FET と特性例 有機半導体は P3HT の例

有機 FET は、有機 EL ディスプレイの画

素素子の駆動用トランジスタとして利用が 期待されているが、当面はアモルファス Si なみの電界効果移動度の実現が目標である。 多くの有機半導体が p 型であり、電界効果 移動度においても、ペタンセンやポリチオ フェン等の材料で、1cm²/Vs 近い電界効果 移動度が報告されている。 n 型については C60 などのフラーレン類が使われているが、 移動度が p 型材料に比べて見劣りするのが 現状である。また有機 FET は電流密度が高 くなると、電界効果移動度が低下する傾向 にあり、大電流化においても新しいアイデ アが必要である。

14. 接合型電界効果トランジスタ

MOSFET と同じ章に書くことは若干の 躊躇があるが、MOSFET に似た飽和特性を もちり、ここで接合型トランジスタについ て説明する。範疇としては、pn 接合の方が 適当かもしれない。

接合型トランジスタは、ジャンクション FET (JFET) と呼ばれる。非常に薄いn型 の半導体層の上下をp型の半導体層で接合 させた構造になる。



図 29 接合型 FET の構造図

上下の p 型層に電極をつけてゲートとし、 n 型半導体薄膜の両端にソースとドレイン 電極を設けている。ソースに対してドレイ ンを正電位とすると、n 型半導体薄膜にド リフト電流が流れ、これがドレイン電流に なる。n型半導体薄膜の空乏層のできる様 子を図 30 に示す。ゲートに負の電位を与え ると、pn接合において逆バイアスとなり、 n型半導体層に空乏層が広がる。空乏層は、 ドレイン電圧を正として与えたとき、ソー スからドレインに近づくにしたがって、空 乏層は厚くなる。この空乏層の幅はpn接 合の逆バイアスのルート√に比例して広が り、同じチャネル内でもドレインに近い方 はよりプラスの電位となり、逆バイアスが より大きくなるため、空乏層が厚くなる。空 乏層は半導体中では絶縁膜として働くため、 電子はチャネル内を空乏層のないところを 通る。電子の通り道がゲートの逆バイアス によって狭窄し、電流が制限される。





図 31 に典型的な Vds-Id の特性を示す。 ゲート電圧が一定のときに Vds を増加させ ると、0 付近では線形に増加するが、徐々に 鈍り、一定値になる。増加から一定に転じる 所は、ドレイン端で空乏層同士が接し、狭窄 するピンチオフとなっている。それ以降 Vds を増加させても、狭窄の度合いが増し、電流 は増加せず一定となる。

ゲート電圧を一定間隔で増やしていくと ドレイン電流の変化幅は増え、相互コンダ クタンス g_m (= $\delta I_{d}/\delta V_{gs}$)としては増加す る。増幅回路ではゲートのバイアスで利得 を可変できることになり、この性質を使っ て、ラジオや受信機の高周波増幅回路の自 動利得制御(Auto Gain Control: AGC)に 活用される。



JFET は非常に高周波特性がよく、電波 受信回路の高周波増幅に活用される。また 構造が簡単であり、ドレイン電流が一定で 飽和する特性を使って、IC での定電流素子 としても活用される。図 32 にその回路図を 示すが、ソース直下の可変抵抗を変化させ ることで、ドレイン電流を可変できる。可変 抵抗がゼロのとき、ドレイン電流は JFET のゲート電圧がゼロのときの飽和電流 (Idss と呼ばれる) になる。

